Requested Patent:

JP56062351

Title:

SEMICONDUCTOR DEVICE FOR MEMORY

Abstracted Patent:

JP56062351

Publication Date:

1981-05-28

Inventor(s):

SANO YUJI; others: 01

Applicant(s):

HITACHI LTD

Application Number:

JP19790137623 19791026

Priority Number(s):

IPC Classification:

H01L25/04; H01L23/28

Equivalents:

ABSTRACT:

PURPOSE: To increase the memory capacity along with a compacter size by bonding a plurality of a semiconductor pellets for memory in paralle with a lead frame empolying a tape carrier.

CONSTITUTION: Projected electrodes 12 and 13 are formed on semiconductor pellets 10 and 11. Copper foils 14 and 15 provided on a tape carrier are fastened on electrodes 12 and 13 with the free end of the copper foils connected to the lead frame 16. The pellets 10 and 11 are solidly molded with a resin as a single package. This molding can reduce a space between the upper and lower pellets thereby making the device compact.

19 日本国特許庁 (JP)

①特許出願公開

母公開特許公報(A)

昭56—62351

Int. Cl.³H 01 L 25/04 23/28

識別記号

庁内整理番号 7638-5F 7738-5F 砂公開 昭和56年(1981)5月28日

発明の数 I 審査請求 未請求

(全 3 頁)

∮メモリ用半導体装置

②特

顧昭54-137623

②出

願 昭54(1979)10月26日

⑦発 明 者 佐野雄治

小平市上水本町1450番地株式会 社日立製作所武蔵工場内 切発 明 者 村上元

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1.号

19代 理 人 弁理士 薄田利幸

明 横 管

発明の名称 メモリ用半導体装置 特許請求の範囲

- 1. 複数値のメモリ用半導体ペレットを上下方向 に配置すると共に、これら各ペレットをテープキャリアを用いて単一のリードフレームに並列状態 にポンディングし、更に一体的にモールドしてペッケージを形成したことを特徴とするメモリ用半導体装置。
- 4. 各単導体ペレットを同一方向に向けてポンディングしてなる特許請求の概念高し項配数のメモリ用半導体装置。
- 8. 各単導体ペレットを背反する方向に向けてボンディングしてなる特許指求の機能核工項記載のメモリ用半導体装置。
- 4. 各半導体ペレットを互に接着してなる特許 求の範囲第8項記載のメモリ用半導体蒸棄。

発明の評価な観明

本規則はメモリ用学等体装備に関し、特に大容 量のメモリ用学導体装置に関するものである。 使来のメモリ用学事体機能では、そのメモリ客 量はペッケージ内の学事体ペレットによって美足 されるため、メモリ客量を増大するためには学事 体ペレット音体を変更しなければならない。この ため、学事体機能としては進々の容量の学事体ペ レットを設計、製造しておく必要があるが、需要 級が少ない場合には学事体ペレットの早餐をめて 製高になり、実用的ではない。

このため、従来ではメモリ客量の小さい半導体 鉄度を複数個用いてメモリ容量の大きな一つの半 場体模質を構成するようにした所聞ビャーペッタ 依(PIQQY BACK)が提案され、実用化され ている。このビャーパック底は、成1回に示すよ うに、駅に所定のメモリ客量(例えば18 Kヒット) として形成された半導体ペレット1。 をを夫々パ ッケージした複数値(3個)のメモリ用半導体鏡 観8, 4を、上下方向に重ねた上で各々のリード フレーム 5, 8の相対するリードを夫々半日東い はスポット搭接等によって接続し、これを一つの メモリ用半導体模型として構成する方成である。

(1)

(2,

持開始56- 62351(2)

との目的を追放するために本発明は、根依何の メモリ用中の体ペレットを上下方向に配成すると 共に、これら各ペレットをテープキャリアを用い て単一のリードフレームに並列状態にポンプィン ダレ、更に一体的にモールドしてペッケージを形成したことを特徴とするものである。

以下、本発明を顧問化示す実施例に基づいて説明する。

都多個は本発明の一条海側を示しており、所定のメモリ事金を有する電子として形成した8個の中球体ペレット10と11は、美畑電磁18.18を有するペレットとして形成し、この美畑電磁18.18には例えば世来から世界されているテーブキャリアに設けられている領福14,18の一種をフェースポンディングしている。 せして、情配各ペレット10,11を用一方向に同けて上下に機関配載すると共に、失々に最低した領権14,18の債権をサードフレーム16のインテーサード17の上下盾に失々機能している。 前記サードフレーム16はペレット場常用のメブを有

(4)

この方法によれば、機成された単導体機能は誘摘された各単導体機能の総和のメモリ等量となり、 1960年 例えば減減のように 18 Kビットのものを 5 機機 能した場合には 85 Kビットの審量となり、 低め て賃単に大きなメモリ審量の単導体機能を得るこ とができる。

しかしながら、このように視点された半導体装置では、例えば無1間に示したように3億の半導体装置を表する場合では、高級?への残骸に受する場合で放乱。は単一の機管の3倍の寸弦となっているために実践占有スペースが大となっ、小型化の障害になるという問題がある。また、このように半導体候費を重ねると、比較的に表面装の大きなペッケージの上下面が視点に接触してしまうためにペッケージの放動物果が低下され、模質の脅強性の低下を犯くという問題も生じている。

したがって本発明の目的は、メモリ書意の増大 を断ると共に模式のコンパクト化を追求し、かつ 放無性を向上してその信頼性を高めることができ るメモリ用学事体検索を受賞することにある。

(B)

しておらず、各ペレット10,11は順直16,15の開後によって實吊り枚重でリードフレーム 16化支持する。また、各ペレット10,11に 表表した順指16,15は、ペレット10,11に の大々対応する電弧に表表したものが同一のイン ナーリード17に表表することは實うまでもない。 しかる優に、以上の機能のペレット10,11等 は何えばトランスファモールド依によってレジン 18代で一体的にモールドし、これを単一のペッケーツとして形成するのである。

以上の構成によれば、ペレット10,11位類 着16,15及びリードフレーム16を通して 契約的に接続しているのでビャーペック族により接 扱されていることになり、後世会体としては長 レット10,11の各メモリ事金の知に相当する 事金のメモリ金となり、メモリ金の増大を追慮で さる。これに加えて、ペレット10,11を一体 的にモールドしているので、第1部の従来例に比 取して同ペレットの上下動植寸族を小さくして実典 に要する占有スペースを伝統することができる。 更に、この構成では下側のペレット11に生ずる 無は一体化したレジンモールドを通して上側のペ レット10の無と同様にパッケージの上面から効 承よく放散できるので、放動効果を大きくでき、 これによりペレット10、11の遺跡を防止し、 装蔵の信頼性を高めることができる。

なお、この線点ではテープキャリアを使用して ペレットのポンディングを行なっているので、値 他の自動機立を審長に行なうことができ、作成工 故の価値を関ることもできる。

据多数は他の実施例を示しており、略中語多額 に相信する部分には同一符号を付している。との 実施例で得根とする点は、内ペレット10, 11 を並に背反する方向に向けた上で、天々を順格 16, 15によりサードフレーム18にポンディ ングした点にある。この場合、例ペレット10, 11 に関皮を与えるために例ペレットを指統す 19を介して接着すればよい。

本実施供では、前側と同様の効果に加えて、兵

ベレット 10. 1 1 国に上下陽路を敷ける必要がないから、装置の高さ寸差人。 更に低級できるという効果がある。但し、本実施例ではベレット 1 1 化形成されているメモリ国路が、ベレットを 裏向さにしてもその接続が変わることがないような、例えば左右対称の国路構成のベレットにのネ 有効である。

ここで、本実施例ではペレットを3個使用した ものについて述べたが、場合によっては3個以上 のペレットにて構成することも可能である。

以上教明したように本発明のメモリ用半導体袋 世によれば、既存のペレットを使用して大容量の メモリ用半導体装置を構成できるのはもとより。 その高さ寸法の低級を頼って実委占有スペースを 小さくすると共に、その放飾性を向上して装置の 管製性を高めることができしかも厳立の言動化及 び作業工数の低級を頗ることができる等の大なる 効果を費するのである。

船面の信単な説明

第1 期は従来のメモリ用半導体装置の断面値。

(7)

特別的56- 6235[(3) 第3個は本発明のメモリ用学事体表観の新面面、 第8個は他の実施例の新面面である。

10, 11, 11'…ペレット、13, 13…美 出電艦、14, 15…偏艦、16…リードフレー 4、18…レジンモールド。

代理人 弁理士 孝 田 利 幸

(8)

